特性

800-MHz双核处理器支持对称和非对称多路处理

每一处理器包括以下组成：

高效的双发超标量流水线(2.5 MIPS*每MHz)

用于媒体和信号处理加速的NEONTM媒体处理引擎

单精度和双精度浮点单元

32-KB指令和32-KB数据高速缓存

连贯高速缓存，以增强处理器间的通信功能

采用了TrustZone褀桛聑术的存储器管理单元

Thumb-2技术，增强了代码密度、性能和功效

Jazelle椀啢卜系结构，加速了Java虚拟机

编程跟踪宏单元，实现处理器指令流的全面可视化

共享512-KB、8路联合L2高速缓存，按路、行或者主机进行锁定

加速连贯端口，支持CPU扩展连贯存储器访问

普通中断控制器

32位通用定时器

看门狗定时器

Altera Arria V SoC FPGA 和 Cyclone V SoC FPGA 提供这些功能

* Dhrystones 2.1 基准测试

说明

双核 ARM CortexTM-A9 MPCoreTM 应用类处理器是 Altera Arria V SoC FPGAs 和 Cyclone V SoC FPGA 中的集成硬核知识产权(IP)组件。为进一步提高系统性能，很多ARM辅助系统资源合作伙伴为ARM Cortex-A9处理器提供同类最佳的开发工具和操作系统支持。

HPS

ARM Cortex-A9处理器结合了丰富的嵌入式外设、接口以及片内存储器，以建立完整的硬核处理器系统(HPS)。HPS和FPGA架构的宽带片内干线链接提供了100-Gbps的峰值带宽，使ARM处理器和FPGA架构的硬件加速器能够很好的共享数据。

相关链接

SoC FPGA 产品简介高级信息摘要 (PDF)

SoC FPGA ARM Cortex-A9 MPCore 处理器高级信息摘要 (PDF)

Cyclone V SoC FPGA HPS

Arria V SoC FPGA HPS

嵌入式软件支持

硬件开发流程

开始设计